免费论文摘要：无线收发机的所有字时钟

跟着集成通路的工艺尺寸的连接削减，带来在原有表面积上集成更多的功效模块，进而使得芯片的功耗进一步的提高。然而，功耗的提高会使得芯片的时序越发的不宁静，以及其余不行先见的伤害。进而提出要做贬低功耗，或是低功耗芯片的需要。为了到达这一诉求，从体例、构造、芯片等上面逐一做出相映的全力。本舆论提出数字时钟即是为了贬低功耗而在芯片级做出的全力。本舆论提出了一种运用于低功耗范围的鉴于对立延时比模子的所有字自校及时钟天生器，处置了CMOS器件生存工艺缺点、情况温度偏移和供电电压颤动等感化成分的题目。该时钟天生器由对立延时比天生器、映照译码单位和数字遏制振动器构成。鉴于smic130nm CMOS工艺库举行了所有字自校及时钟通路天生器通路安排,该芯片裸部分积为0.64mm2，其功耗为1mA。仿真截止表白,在三个各别的工艺角下,该时钟天生器供给5—80MHz的可调时钟频次，频次缺点呈正态散布，当时钟最差精度小于3%。

来源：半壳优胜育转载请保留出处和链接！

本文链接：http://www.87cpy.com/279105.html