免费论文：H.264运动估计算法研究与FPGA设计仿真实现

H.264/AVC（Advanced Video Coding）视频编码标准相对于以前的MPEG-4视频编码标准具有更优秀的编码性能和更好的网络适应性；但同时，作为优秀性能的代价，它的运算复杂度也超过了以往所有的视频编码标准，尤其是在H.264/AVC 的帧间编码过程中。因为使用了可变块匹配运动估计（Variable Block Sizes Motion Estimation, VBSME）、多参考帧运动补偿（Motion Compensation, MC）和拉格朗日率失真优化（Rate Distortion Optimize, RDO）等先进的编码技术，使得由整数像素运动估计（Integer Motion Estimation, IME）和分数像素运动估计（Fractional Motion Estimation, FME）组成的帧间运动估计过程占用了整个编码器 70%以上的编码运算时间。显然，在 H.264/AVC 视频编码器系统芯片的设计过程中，整个运动估计部分的算法选择及实现就成了实现一款优秀编码器的关键技术，因为它将决定着整个编码器的实时编码性能。于是人们提出了许多快速搜索算法，以提高软件编码的性能，包括三步法、新三步法和四步法等，这些算法在满足一定精度的条件下可以大大减少运算量。但是这些快速搜索算法大多基于块失真度量随着搜索点偏离最佳匹配点而单调增加的假定，这种假定往往只在局部范围成立，对于块失真度量是多极值分布的情况，搜索过程就可能陷入局部最优。而采用全搜索算法可以得到最优解，但是它的实现需要大量的运算，这是软件编码所无法接受的。所以我们就需要研究出一个基于ASIC硬件结构的算法加速器，把需要大量运算时间的运动估计算法有硬件实现，这样既保证了运动估计的最优解，同时也释放了CPU，提高了编码效率，实现实时编码。为了使编码更加灵活，设计的主要目地是实现一种功能复用的运动估计模块，不仅可以使用全搜索算法，在质量要求不高的情况下通过增加或少量修改数据流控制器还可以使用别的快速算法。因此，论文针对 H.264/AVC 的运动估计算法和具体的编码系统设计需求，提出了一种基于ARM平台的视频编码系统，设计了整个系统构架。并且对最重要的运动估计（ME）模块进行详细描述，提出一种基于流水线的 VLSI 设计结构，再通过分析完成了整个ME 模块的细致层次划分。它可以采用高度的并行流水线处理结构来满足编码器的实时运算需求，可以被大部分算法复用，具有ARM公司的AMBA 2.0 AHB高速总线接口。在完成了整个IME模块的RTL级代码后，通过Synopsys公司的VMM验证方法学，采用SystemVerilog语言搭建一个完整的基于VMM的验证环境对整个IME模块进行了全面的验证。最后在Xilinx公司的Virtex4系列FPGA上对设计做最终实现。最后结果也表明了本设计的可行性。

来源：半壳优胜育转载请保留出处和链接！

本文链接：http://www.87cpy.com/274204.html