免费论文：鉴于FPGA的扩频接受机基带局部的接洽与安排

扩频通讯本领与惯例的通讯本领比拟，具备低截获率、强抗噪声、抗干预性、消息湮没和多址通讯等特性，暂时已参军事范围向民用范围赶快兴盛，变成加入消息期间的高本领通讯传输办法之一。扩频通讯本领中，最罕见的是径直序列扩频通讯(DS-SS)体例，本舆论所接洽的扩频接受机即是这一类体例。在扩频接受机的安排中，基带处置局部是所有扩频接受机的要害，其中心是旗号的同步解扩，重要囊括捕捉和盯梢。舆论提防从表面领会和通路安排两上面计划了伪码的捕捉和盯梢。在表面上面，舆论对扩频通讯的后台、道理、基础构造以及伪码的关系性举行了计划；经过对现有本领的领会和比拟，提出了符合本接受机的计划，个中扩频旗号的捕捉沿用局部配合滤波（Partial Matched Filtering，PMF）和赶快傅立叶变幻（Fast Fourier Transformation，FFT）相贯串的本领，载波盯梢和伪码盯梢辨别沿用科斯塔斯环（Costas）和全功夫超前－滞后非关系盯梢环的本领；结果，经过Matlab和SystemView辨别对实行计划举行了仿真领会。在通路安排上面，FPGA沿用Altera公司StratixII系列的芯片EP2S90F1020C5，实行了硬件平台的安排，并在Quartus II情况下，贯串VerilogHDL谈话实行了基带局部的数字化安排。

来源：半壳优胜育转载请保留出处和链接！

本文链接：http://www.87cpy.com/272400.html