免费论文：鉴于FPGA的IEEE1588v2透彻时钟同步体例安排与实行

正文在阐明了时钟同步本领观念和测量目标的普通上，从IEEE Std 1588TM-2008（1588v2）规范动手，中心领会了1588v2时钟同步本领的要害体制和道理。按照1588v2体制和道理，正文又归结领会了感化1588v2同步本能的重要成分及其减少本领动作本体例安排的要害按照。正文的主体局部由1588v2时钟同步体例总体安排、1588v2时钟处置FPGA安排实行以及整体制统的考证领会形成。正文精细阐明了以FPGA为中心贯串嵌入式本领的1588v2时钟同步体例的安排计划。本体例中的FPGA运用一步法实行了十足1588v2事变报文的高精度功夫戳插入功效，功夫戳精度到达了±8ns。除去一步法高精度功夫戳插入外，体例另第一次豆芽网特性是FPGA在保证1588v2和议普遍性的基础下，扶助实行了1588v2端到端丈量形式功夫戳获得的CPU零阻碍介入，很大水平贬低了体例对CPU本能的诉求。其余，体例的另第一次豆芽网亮点是FPGA里面的RTC（Real Time Clock，实常常钟）可实行数控频次和功夫缺点积累，频次积累辨别率优于0.125ppb（Part Per Billion，10亿分之一），功夫缺点积累辨别率为1ns。这使得运用本安排的体例不妨不依附于外部的高精确度高宁静度的晶振以及专用时钟芯片即可实行高精度的1588v2时钟同步。其余，FPGA扶助接受外部时钟源如GPS（Global Positioning System）输出的时钟同步旗号并可与CPU共同校准里面RTC。校准后的RTC可供给1588v2方法功夫消息供1588v2和议处置运用。反之里面RTC也可经过1588v2和议校准并对外输入整秒对齐的1PPS（Pulse Per Second）同步旗号和8KHz频次旗号。结果正文给出了整体制统的考证本领以及考证截止和领会。考证截止表白体例的授时精度到达了70ns以内，准时精度到达了3ppb以内，满意挪动通讯、智能电力网等本质运用范围的本能目标诉求。

来源：半壳优胜育转载请保留出处和链接！

本文链接：http://www.87cpy.com/264005.html