免费论文摘要：鉴于FPGA的UART的实行与运用

UART(Universal Asynchronous Receiver Transmitter，通用异步收发器)是普遍运用的串行数据传输和议，UART承诺在串行链路长进行全双工的通讯。比方，串行外设用到RS232-C异步串行接口，普遍沿用专用的集成通路，即UART实行。个中，8250、8251、NS16450和NS16550等的芯片都是罕见的UART器件，这类芯片己经十分搀杂，有的含有很多扶助的模块（如FIFO），偶尔咱们不须要运用完备的UART功效和那些扶助功效。大概，安排上用到了FPGA/CPLD器件，那么咱们就不妨将所须要的UART功效集成到FPGA里面。运用Verilog HDL将UART的中心功效集成，进而使所有安排越发紧凑、宁静且真实。正文运用EDA本领，鉴于FPGA器件安排与实行UART，重要处事如次：沿用自顶向下的安排本领安排通用异步串口的IP Core，正文实行了的串口兼容16550系列串口，具备以次功效：•5—8 数据位；•1—2 遏止位；•奇、偶或无校验位；•16字节的收发FIFO；•阻碍办法：接受FIFO满，半满和非空；•发送FIFO空等；•检验和测定缺点的开始位；•可与Modem接口；•收发速率可达1.5M位/秒，可与蓝牙等体例接口；•经过通用的贯穿器与外设贯穿。本安排的革新之处有以次几点：•本串口用Verilog HDL安排实行了UART接口，使得步调更简单读懂和移植；•本串口具备睡眠功效，当体例须要时可把已关断的串口叫醒。运用精巧，并可贬低功耗。

来源：半壳优胜鲸鱼幸运星转载请保留出处和链接！

本文链接：http://www.87cpy.com/209675.html