免费论文摘要：鉴于FPGA的视频源代码算法VLSI构造安排接洽

搀杂的算法和百般的需要，使得视频源代码的实行越来越须要一种兼具本能和精巧性的演算平台。当场可编制程序论理门阵列（Field-Programmable Gate Arrays，FPGA）供给精致粒度的通路可编制程序功效，既能沿用一致ASIC（Application Specific Integrated Circuit）的办法将演算在空间打开，普及处置本能，又能鉴于各别需要采用符合的算法和通路构造实行办法，减少了对准各别运用的实用性，所以FPGA动作演算平台也是实行视频源代码的一种要害采用。 但是，FPGA比拟ASIC的硬件本能和功效差异，感化了视频源代码算法在FPGA平台上的实行功效。为了更灵验地运用FPGA的本领特性，优化算法的实行本能和资源价格，正文一上面接洽了面向体例完全构造的高层建立模型和优化本领，普及完全构造的本能和资源优化功效；另一上面,对源代码算法中耗费资源多且简单变成体例本能瓶颈的要害算法模块——可变尺寸块疏通估量（Variable Block Size Motion Estimation, VBSME）和算术源代码，举行了面向FPGA的通路构造优化实行，为进一步实行高本能视频源代码器打下普通。正文的重要接洽功效囊括：（1）提出了一种扶助本能和资源完全优化的高层建立模型本领 为了对算法VLSI完全构造的举行高效的本能和资源优化，须要一种能在算法和硬件构造之间创造接洽的高层模子。正文以数据流启动的并发计划模子为普通，经过接洽视频源代码算法的数据流处置特性，设置了两种建立模型元素以及从算法索取建立模型元素的本领，并给出了建立模型元素的本能筹备和资源映照本领，扶助了对体例完全构造高档次优化。 （2）对准MPEG-4源代码算法举行了硬件构造的高层优化建立模型和局部实行考证为了考证高层建立模型本领的灵验性，对准MPEG-4大略品位源代码算法举行了高层优化建立模型，并经过对模子中要害模块的实行，证领会鉴于该模子的安排不妨比Xilinx公司的贸易IP核普及约25%的本能并缩小一半的资源耗费。其余，对准一种MEPG-4全Intra帧源代码的本质运用需要，对已有高层模子举行了高效地安排和优化，对准这种需要大幅减少了处置本能、优化了资源耗费，并贯串其它体例功效实行了完备的视频搜集、源代码和传输体例，个中全Intra帧源代码器的本能和资源耗费鲜明优于同类功效的贸易IP核。 （3）对准各别的处置需要，提出了一组FPGA资源和本能高效的整像素VBSME硬件构造 H.264/AVC中的整像素VBSME构造在FPGA上实行时，耗费资源多且实行本能低，常常是控制体例完全本能的要害模块。经过沿用更符合FPGA的随机保存器累加办法计划一致差累加和（Sum of Absolute Difference，SAD），比沿用存放器兼并累加办法缩小了SAD计划单位（Processing Unit，PE）的资源耗费并提高了处置本能；经过沿用脉动比拟链而非总线比拟器构造巩固了多组SAD的比拟本领。鉴于上述基础优化本领，对准低资源耗费和低含糊率的运用，一种16个 并发PE的全探求构造在Virtex-II型FPGA可运转在163MHz，耗费2156个slice，在16×16的探求窗口下可每秒处置25帧4CIF图像。对准中、高端处置需要，沿用搀和累加办法将每个PE的并发度减少到四倍，用所有3568个slice实行了32×32探求窗口的D1及时全探求。对准探求精度诉求不高的运用，提出了一种鉴于提早中断本领的赶快探求实行计划，该计划经过对全探求构造里面状况机的大略窜改，赢得了和全探求构造十分的数据重费用和硬件功效，并用很少的资源和图像品质价格俭朴约70%的处置功夫。（4）接洽了CABAC和MQ这两种典范算术源代码算法的FPGA优化实行本领算术源代码算法包括搀杂的变量迭代演算，在硬件上产生了不易清流和并发的反应环路。为了提高环路含糊率，正文开始接洽了迭代环路的动静优化本领，即运用数据的动静依附周期、数据流量的动静特性和各别数值的处置分别，革新环路的灵验含糊率。而后，对准H.264/AVC中的CABAC算法和JPEG2000中的MQ算法，对准要害环路贯串基础的通路优化和动静优化本领举行环路本能优化，提高了完全源代码的本能。仿真截止表露，正文提出的CABAC和MQ源代码器本能优于已有同类FPGA安排。个中，CABAC源代码器在Virtex-II型FPGA上频次可达202MHz，每个时钟周期处置一个源代码标记；MQ源代码器则不妨在Stratix型FPGA上每秒处置156兆个源代码标记。

来源：半壳优胜育转载请保留出处和链接！

本文链接：http://www.87cpy.com/209132.html