免费论文摘要：高速同步协调多处置器板卡的安排

为了满意暂时宇航航天遏制、导航、通讯等运用范围中多传感器输出和多遏制器输入搀杂体例周期及时地高速数据处置的诉求，保守单片数字旗号处置器DSP的演算本领老是要遭到芯片研制换代的规范，很难满意体例及时性的更高诉求。体例处置及时性的普及使得运用多处置器构造在有理工作安排下的并行协调处置变成接洽中心。多个高速浮点DSP多处置体例在一致安排下辨别并行实行局部工作，明显会大大普及处置速率。 正文提出了一种鉴于MultiDSP+ARM+FPGA高速同步协调多处置器平台。ARM实行接口扩充和工作安排工作，摆设了RS422/RS232、CAN、RJ45总线接口，并经过HPI总线为3个DSP加载步调，DSP实行浮点高速演算，3个DSP及ARM彼此之间经过FPGA里面的软FIFO组来保存共享数据，写入和读出操纵与外部阻碍旗号同步。该舆论开始引见了体例功效和总体安排，精细领会了体例各个模块的硬件安排和PCB安排。接着实行了FPGA功效模块的安排与仿真，结果对体例各个功效模块举行了尝试。 试验截止表白，鉴于MultiDSP+ARM+FPGA高速同步协调多处置器体例，其构造与工作分共同理，软硬件共同流利，完备高速、同步、及时性好等特性，体例本能鲜明高于保守的安排，对于导航计划机的晋级矫正也具参考价格。

来源：半壳优胜育转载请保留出处和链接！

本文链接：http://www.87cpy.com/207920.html