免费论文摘要：SEU妨碍注入及检验和测定建设的接洽与安排

鉴于SRAM构造的FPGA框架结构因其速率快、具备可反复编制程序本领，越来越多地运用于宇航航天范围。但是，因为鉴于SRAM的FPGA在空间辐射处事情况下易受单粒子翻转（Single Event Upset，SEU）的感化，简单惹起芯片里面保存单位实质变换，大概引导计划截止缺点、步调实行序列妨碍，进而形成体例妨碍或工作的波折，故接洽普及空间辐射情况下FPGA的SEU妨碍缓和建设本领具备十分吸吸力。正文接洽了SEU妨碍的发盼望理及爆发情况，经过比拟常用妨碍注入本领和单粒子翻转处置计划，贯串对FPGA摆设消息方法及芯片敏锐地区定位的接洽，给出了一种鉴于动静重摆设的SEU妨碍注入及检验和测定建设本领计划。该本领运用Virtex系列FPGA芯片扶助的局部动静重摆设功效，不须要减少特殊的硬件资源，就不妨实行在试验室情况下模仿SEU妨碍的爆发，实行对FPGA芯片的妨碍注入。对立于辐射试验，可灵验遏制SEU妨碍在芯片中爆发的地区、范围和频次，并灵验贬低了测考查证体例真实性的本钱；同声，运用芯片扶助的回读检验和测定功效，实行了对芯片的敏锐地区定位及SEU妨碍检验和测定建设安排，因为一切的检验和测定建设操纵均在硬件上实行，故经过代码革新就不妨简单的举行体例晋级。正文对SEU妨碍注入及检验和测定建设体例的硬件安排，算法实行及考证软硬件安排举行了精细的刻画，并给出了考证截止。经过对体例的调节和测试及考证，实行了在不打断FPGA芯片平常论理运转的情景下，实行对其SEU妨碍注入及检验和测定建设的安排。

来源：半壳优胜育转载请保留出处和链接！

本文链接：http://www.87cpy.com/203730.html